IDE Port für Atari TT

[frank.lukas]

Ich habe mir einen IDE Adapter nach dem Muster von P. Putnik ...

http://www.ppest.org/atari/megastide.html

aufgebaut und erfolgreich in einem Mega ST getestet. Das ganze einfach in die Mitte eines IDE Flachbandkabels mit Hilfe einer kleinen Lochrasterplatine welche das 16V8 Gal und den LS03 Baustein tragen. Das File ist geändert da ich schon TOS2.06 habe ...

-----------------------------
*IDENTIFICATION
   STIDE;

*TYPE
  GAL16V8;
 
*PINS
 
    %INPUTS %
   
    A23 = 1,
    A22 = 2,
    A21 = 3,
    A20 = 4,
    A19 = 5,
    A18 = 6,
    A17 = 7,
    A16 = 8,
    A5 = 9,
    AS = 11,
    RW = 12,

    %OUTPUTS %
       
    SELP = 13,
    SELS = 14,
    IORD = 15,
    IOWR = 16,
    DTACK = 17;


*BOOLEAN-EQUATIONS


   DTACK = /AS*A23*A22*A21*/A20*/A19*/A18*RW+
   A23*A22*A21*A20*/A19*/A18*/A17*/A16;
   /SELP = A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A5;
   /SELS = A23*A22*A21*A20*/A19*/A18*/A17*/A16*A5;
   /IORD = /AS*A23*A22*A21*A20*/A19*/A18*/A17*/A16*RW;
   /IOWR = /AS*A23*A22*A21*A20*/A19*/A18*/A17*/A16*/RW;
     
*END
-----------------------------

Um das ganze im TT anzuschliessen werden die Datenleitungen D0-D15 am Fastramstecker mit D16-D31 verbunden. RW, AS sind ebenfalls am Fastramstecker vorhanden. Der TT händelt 16bit Zugriffe über DSACK0 (HI) und DSACK1 (LO) ...

-----------------------------
*IDENTIFICATION
   TTIDE;

*TYPE
  GAL16V8;
 
*PINS
 
    %INPUTS %
   
    A23 = 1,
    A22 = 2,
    A21 = 3,
    A20 = 4,
    A19 = 5,
    A18 = 6,
    A17 = 7,
    A16 = 8,
    A5 = 9,
   AS = 11,
    RW = 12,

    %OUTPUTS %
       
    SELP = 13,
    SELS = 14,
    IORD = 15,
    IOWR = 16,
    DSACK0 = 18,   
    DSACK1 = 19;


*BOOLEAN-EQUATIONS


   DSACK0 = /AS*A23*A22*A21*/A20*/A19*/A18*RW+
   A23*A22*A21*A20*/A19*/A18*/A17*/A16;
   /DSACK1 = /AS*A23*A22*A21*/A20*/A19*/A18*RW+
   A23*A22*A21*A20*/A19*/A18*/A17*/A16;
   /SELP = A23*A22*A21*A20*/A19*/A18*/A17*/A16*/A5;
   /SELS = A23*A22*A21*A20*/A19*/A18*/A17*/A16*A5;
   /IORD = /AS*A23*A22*A21*A20*/A19*/A18*/A17*/A16*RW;
   /IOWR = /AS*A23*A22*A21*A20*/A19*/A18*/A17*/A16*/RW;
     
*END
-----------------------------

Ich habe es noch nicht ausprobiert mit dem Gal für DSACK0/1 aber ich denke das es nicht funktioniert da noch ein Ersatz für das 68000er DTACK Signal fehlt.

Wenn jemand eine Idee hat, bitte hier mitteilen. Das Interface auf der STLABS Seite im Web funktioniert wahrscheinlich so er den IDE Port 32bit breit einblendet, da ansonsten seine Beschreibung das er nur noch INIT (PIN 10 ACSI/DMA) und eine Leitung für 16bit ACK verwendet. Aber ausser einem XDS Signal  (schon probiert!) ist auf dem Fastramstecker oder nur über eine Leitung erreichbar mir nichts bekannt. Am MFP das DTACK Signal an PIN50 habe ich schon probiert.

[tuxie]

Hi,

habe mir auch schonüberlegt das zu Bauen. Er schaltet beim Zugriff auf die Adressen des IDE Interfaces die CPU in den 16Bit Modus so wie ich das gesehen habe.  Kann dir da aber leider nicht weiter helfen da ich das noch nicht ausprobiert habe.

Aber interessant wäre es schon zumindest als Zusatzlaufwerk oder als CF Karten Anschluß.

[frank.lukas]

Hallo Tuxie,

habe gerade mal dieses TT Gal probiert und geht natürlich nicht. Problem ist wenn man irgendwas an die DSACK0/1 Eingänge der CPU anschließt bootet der Rechner nicht mehr. Das liegt wahrscheinlich an der Verknüpfung mit den LS03 (es liegt immer etwas an HI oder LO), es muss Tri-State sein denke ich mir !?!

Keine Ahnung ...

Was fehlt ist aber noch ein DS Signal


grüße

  Frank

[skul]

Moin,

so klappt das eh nicht beim TT. Erst mal müssen auch die oberen Adressleitungen A24 bis A31 berücksichtigt werden, damit das IDE-Interface nicht beim Zugriff auf die oberen Adressen ein DSACK auslöst. DSACK ist bei der CPU sowohl Eingang als auch Ausgang, muss also tristate sein, wenn das Interface nicht angesprochen wird. Mit "einem" Gal kommt man deshalb wohl nicht allzu weit. Ein booten von IDE ist mit dem TT-TOS nicht möglich, soweit ich weiß. Vielleicht gibt's ja schon einen Patch, dann wäre die Sache sicherlich interessant.
Gruß
skul

[tuxie]

Ja das DSACK Signal ist ja als Tristate auch auf der IDE drauf, sonst würde das ja auch beim ST nicht funzen.

Hier ist einiges beschrieben
http://stlabs.free.fr/ttramide.html

Vielleicht könnte man ihn ja mal Kontaktieren.

[frank.lukas]

Hallo Tuxie,

STLABS antwortet nicht auf Mail. Ich denke das er nichts mehr macht.



grüße

  Frank

[rian_ata]

Hast du versucht zu mailen nach stlabs-nospam@free.fr aber dann ohne das '-nospam' ?

[frank.lukas]

Hallo rian_ata,

ja das ist schon klar, habe auch schon mehrmals angefragt aber immer ohne Antwort. Vielleicht weiss jemand das den Atari Forum Com etwas dazu ...


grüße

  Frank

[frank.lukas]

Hallo skul,

das mit den Adressen leuchtet ein, sehr schön. Das der Atari TT nicht vom IDE Port booten kann ohne Patch habe ich auch schon gelesen. Finde ich aber erstmal nicht so wichtig. Hauptsache der Treiber erkennt erstmal das überhaupt ein IDE Gerät oder besser der IDE Port vorhanden ist. Ein normaler Atari ST mit IDE Port und TOS 1.4 bootet auch nicht von der Festplatte. Wenn man den Treiber über z.B. Diskette startet wird eine IDE Laufwerk aber ganz normal ins System eingebunden.


grüße

  Frank

Denke mal das ein IDE Port am Atari TT wesentlich schneller als der SCSI Port sein wird. Bei 2MB/s ist beim SCSI Port des Atari TT Ende ...

[frank.lukas]

meine Idee mit den DSACK0 und DSACK1 Leitungen ist Quak wenn die ST Labs Ausführungen richtig sind. Er holt vom 030er Sockel nur ein Signal. Er hat zwar ein Kabel mit zwei oder drei Adern (und eine Stiftleiste entsprechend) aber nutzt nur eine. Der Atari TT nutzt das normale DS Signal nicht laut Atari Doku und es werden ja immer nur 8 oder 16bit breite Perifpherie Bausteine bedient. Ist nicht richtig da die FPU 32bit breit und mit DSACK0/1 bedient wird, sowie die MCU und DCU Bausteine. Das 64bit breite ST Ram Interface wird ja durch die beiden "funnel" Chips umgesetzt, gesteuert über SIZ0/1.

Will sagen das die Ein und Ausgabe Bausteine wie MFP´s, Sound, auch SCSI, Video und Floppy etc. nach einem anderen Prinzip angesteuert werden was die Busbreite der Übertragungen betrifft. Am den MFP Bausteinen wird z.B. ein normales DTACK benutzt.

Hier mal ein erstes unvollständiges Schaltbild ...



Es fehlen die Adressleitungen A24-A31 und es fehlt die ACK Steuerung.


Hier das Zip Archiv mit der original Schaltung von pera für den Mega ST.