PAK68/2 Platinen Projekt ...

[joejoe]

ja, aber zu dem dort eingesetzem Chip finde ich nix im Netz.
Du schriebst in dem MonSTer Thread, das wäre ein R1MV6416RSA,
dazu finde ich nix, weder ein PDF noch Preise, habe aber auch nur ge-googled.

[czietz]

Laut Holger Zimmermann sind aber Warteschleifen nötig.

Aha. Wieso?

DSACK0 und 1 haben doch mehrere Funktionen ?

Nicht wirklich. Ein Busteilnehmer signalisiert der CPU damit den Abschluss des Datentransfers und die Größe des Datentransfers, nicht mehr. Wie gesagt: /DSACK0 = /DSACK1 = low heißt 32 Bit. Siehe MC68020 User Manual.

[tuxie]

Die Monster hat einen SRAM on Board, welches wirklich sehr Simpel anzusteuern ist, es braucht keinen Refresh, und keinen Adressgenerator wie die DRams, adressdecoder ist ausreichend. Hab damit auch schon gespielt hatte aber nur 1MB da ich nur kleine SRAMs hatte. Den hatte ich damals mit einem GAL angesprochen.

[czietz]

Du schriebst in dem MonSTer Thread, das wäre ein R1MV6416RSA,

Da hat sich wohl jemand beim Ablesen vertan und es ist ein Renesas R1WV6416RSA: https://www.arrow.com/en/products/r1wv6416rsa-7srb0/renesas-electronics
Tatsächlich SRAM, 64 MBit, 16 Bit breit.

EDIT: Wie schon irgendwo erwähnt, ist das ein 3V-Typ, Pegelwandlung passiert im CPLD.

[Lukas Frank]

Das sehe ich als Problem an, die großen SRAM Bausteine sind alle 3V Typen. Dann doch vielleicht lieber Magnum TT mit DRAM und Warteschleifen ...

[Lukas Frank]

Laut Holger Zimmermann sind aber Warteschleifen nötig.

Aha. Wieso?

Der 030 hat einen Burst Modus für besonders schnelle Zugriffe so wie ich das verstehe. Dazu ist die STERM Leitung dar. Der 020 hat dieses Signal nicht und wenn man mit -70ns DRAM arbeitet und der DSACK Steuerung braucht es vielleicht eine Warteschleife ...

[czietz]

Wenn das RAM schnell genug ist für (schnelle) synchrone Buszyklen mit STERM, warum sollte es dann für (langsame) asynchrone Buszyklen mit DSACK Waitstates brauchen? Hast Du Dir die entsprechende Abschnitte in den User Manuals mal durchgelesen?

Klar, wenn das RAM insgesamt zu langsam ist, dann brauchst Du Waitstates, das gilt aber für STERM genauso wie DSACK und ist auch kein Problem, weil Du STERM bzw. DSACK0/1 dazu nur verzögert aktivieren musst.

[Lukas Frank]

Das leuchtet ein, bestechend ...

Das Problem ist das am MACH210 kein Pin mehr frei ist. Wenn man jetzt das zweite Simm weglässt kann das gehen mit DSACK0 und 1 ...

->   http://www.uweschneider.de/Download.php

[czietz]

Du musst /DSACK0 und /DSACK1 ja nicht individuell bedienen können, zur Signalisierung eines abgeschlossenen 32-Bit-Zugriffs ziehst Du beide gleichzeitig auf Low. Es müsste also reichen, einen Pin (durch das Einsparen des STERM-Pins) über zwei Dioden mit den DSACKs zu verbinden.

[Lukas Frank]

Gute Idee, oder zwei Gatter mit Open Collector Ausgängen, oder ?

Dann kann die Magnum TT ja so bleiben wie sie ist und ich sorge nur dafür das beim aktivieren von STERM das Signal Low Aktiv ist ?

[czietz]

Sowohl /STERM als auch /DSACKx sind low-aktiv, Du solltest es weiterverwenden können.

Muss halt getestet werden, denn es kann natürlich immer noch sein, dass z.B. das Timing irgendeines Signals beim TT/68030 anders ist als bei der PAK/68020. Die Logik der Magnum TT ist zudem leider so komplex, dass ich sie nicht mehr durchschaue.

[Lukas Frank]

Schau dir mal den Schaltplan an. Ausser STERM sind alle Signale am MC68020 vorhanden. Da ist noch das Signal POR, welches auf der Magnum aber nur an einen Pullup Widerstand geht. Dieses POR hat mit der Magnum dann folglich nichts zu tun. Oder bin ich Blind ?

[czietz]

POR ist kein Signal des MC68030, das muss im TT generiert werden. ("Power On Reset", vielleicht?)

Ja, sonst sind die Signale auch am MC68020 vorhanden, aber ob im MACH210 der Magnum TT etwas mit diesen Signalen gemacht wird, das am MC68020 nicht funktionieren würde, kann ich nicht überblicken. Wird man wohl erst wissen, wenn es jemand testet...

[Lukas Frank]

Das Signal ist XPOR im Atari TT. Auf Seite eins ist es in der Funktion ein Reset Signal. Wird auch über ein 74 Gatter von der Reset Quelle abgeleitet. Hat also nichts zu sagen ...

Ich denke das ich mir die Magnum TT mal auf Lochraster aufbaue und dann an die PAK68/2 hänge, mal schauen ...

[neogain]

So, kann ja nur ab und zu reinschauen, weil ich hier in dem kuhkaff noch nicht mal Edge auf dem Handy habe. Verfolge das nur hier Häppchen Weise mit. Die ansetze für fastram finde ich interessant. Die pak 68/2 ist ja an dem Original Layout abgelehnt. Diese kann man sehr wohl noch verkleinern und lese mich gezwungenermaßen Massen z. Zt. Alles über CPLD ein, weil ich nichts anderes machen kann. Dieser ist sehr vielseitig und man kann locker durch diesen die gals einsparen. Natürlich ist der nicht voll 5v tollerant, aber durch ein Spannungsteiler kann man das regeln. Das mit SRAM ist ein sehr guter Ansatz. @tuxie macht zur Zeit beim tt Fortschritte und denke, er wird auch dann beim ST mithelfen. Mal schauen, was in Zukunft kommt. Vielleicht kriegen wir eine Allround Lösung hin, damit wir die schönen megas mit einer Lösung zur einer zeitgemäßen Aufrüstung bringen kann (denke da auch an WLAN mit der @cietz Lösung, usw.) Ansätze gibt es genug, nur kein komplett Paket.

[Lukas Frank]

Habe bei Kessler die letzten 8Stk. GAL20V8-15ns gekauft, jetzt haben die keine mehr. Muss mal schauen ob ich eine andere Quelle auftun kann die bezahlbar ist ...

Edit: Habe eine günstige Quelle, wenn jemand welche braucht PM an mich ...

[joejoe]

AS6C8008.pdf
http://www.alliancememory.com/pdf/AS6C8008.pdf
das ist ein 8*8Mbit SRAM mit 2,7 bis 5,5V Versorgung.
16 Stück davon ergeben die geforderten 16MByte FastRAM.
D.h. damit wird noch nicht einmal eine zusätzlich 3,3V Spannungsquelle plus Pegelwandler nötig.
Wobei ich das Datenblatt zum Chip auf der MonSTer-Ram-Karte (all I/O are fully TTL-compatible) so deute, dass auch heir keine Pegelwandlung für die Adress-/Daten-Leitungen nötig sind.
Nach meiner Meinung sitz das RAM auf der PLCC-CPU-Variante nicht umsonst mitten im PLCC-Adapter. Hier sind alle Aderess- und Daten-Leitungen auf kurzem Wweg erreichbar. Müssten die alle noch durch CLPD dann wäre eine ander Lage günstiger.
Alliance bietet größere SRAMs nur in 3,6V an, vermutlich sind diese aber auch TTL-kompatibel
16 TSOPs sollten sich in einem neuen Layout halbwegs problemlos auf der schmalen Seite der PAK/2 unterbringen lassen, wenn das ROM einem Flash-Baustein weicht.
 

[tuxie]

Problem ist das diese Rams ziemlich Teuer sind, und damit kommst du bei 16 Stück auf eine große Summe.
Habe eben geschaut zwischen 5-8€ pro stück je nachdem wo du es bekommst. Was bei 16 Stück gleich mal 80€ nur für die Rams sind.

[Lukas Frank]

Alan hat ja auch eine extra 8MB Alternate Ramkarte nur mit 8MB SRAM und einigen 74 TTL zur Ansteuerung ...

->   http://www.atarikit.co.uk



Da sind keine Pegelwandler nötig. Auf der MonSTer das gleiche denke ich mal.

Wie müsste denn die Ansteuerung der SRAMs aussehen damit das TOS 3.06 das auch als Fastram erkennt. Der nächste Schritt ist erstmal das ich ein PAK gepatches TOS 3.06 auf die PAK68/2 setze. Ich weiss nicht wie das ist da die PMMU fehlt, keine Ahnung ...

[tuxie]

Man müßte einen Adressdecoder zusammensetzen der ein Enable Signal erzeugt und ein entsprechendes DTACK Signal. Was den Speicher im Entsprechenden Signal einblendet. Dann brauchst du wohl 2 dieses SRAMS da du ja 32Bit haben willst.

Ist vergleichbar der Logik des IDE Interfaces.